Фотоник нэгдсэн хэлхээний дизайн

Дизайнфотоникнэгдсэн хэлхээ

Фотоник нэгдсэн хэлхээ(PIC) нь ихэвчлэн интерферометр эсвэл замын уртад мэдрэмтгий бусад хэрэглээнд замын урт чухал байдаг тул математикийн скриптүүдийн тусламжтайгаар бүтээгдсэн байдаг.PICЭнэ нь ихэвчлэн GDSII форматаар илэрхийлэгддэг олон өнцөгт хэлбэрээс бүрдэх вафер дээр олон давхаргыг (ихэвчлэн 10-30) хэвлэх замаар үйлдвэрлэгддэг. Зургийн маск үйлдвэрлэгч рүү файлыг илгээхээсээ өмнө дизайны зөв эсэхийг шалгахын тулд PIC-ийг дуурайлган хийх боломжтой байхыг зөвлөж байна. Симуляцийг олон түвшинд хуваадаг: хамгийн доод түвшин нь гурван хэмжээст цахилгаан соронзон (EM) симуляци бөгөөд загварчлалыг дэд долгионы түвшинд гүйцэтгэдэг боловч материал дахь атомуудын хоорондын харилцан үйлчлэлийг макроскопийн хэмжээнд авч үздэг. Ердийн аргууд нь гурван хэмжээст хязгаарлагдмал зөрүүтэй Time-domain (3D FDTD) болон eigenmode expansion (EME) орно. Эдгээр аргууд нь хамгийн үнэн зөв боловч PIC симуляцийн бүх хугацаанд боломжгүй юм. Дараагийн түвшин нь 2.5 хэмжээст EM симуляци, тухайлбал, төгсгөлийн ялгааны цацрагийн тархалт (FD-BPM). Эдгээр аргууд нь илүү хурдан боловч зарим нарийвчлалыг алддаг бөгөөд зөвхөн параксиаль тархалтыг зохицуулж чаддаг бөгөөд жишээ нь резонаторыг дуурайхад ашиглах боломжгүй юм. Дараагийн түвшин бол 2D FDTD, 2D BPM зэрэг 2D EM симуляци юм. Эдгээр нь илүү хурдан боловч туйлшралын эргүүлэгчийг дуурайж чадахгүй тул хязгаарлагдмал функцтэй байдаг. Дараагийн түвшин бол дамжуулалт ба/эсвэл тараах матрицын симуляци юм. Үндсэн бүрэлдэхүүн хэсэг бүрийг оролт, гаралт бүхий бүрэлдэхүүн хэсэг болгон бууруулж, холбогдсон долгионы хөтлүүрийг фазын шилжилт ба сулралтын элемент болгон бууруулдаг. Эдгээр симуляци нь маш хурдан байдаг. Дамжуулах матрицыг оролтын дохиогоор үржүүлснээр гаралтын дохио гарна. Тархалтын матриц (элементүүдийг S-параметр гэж нэрлэдэг) нь нэг талын оролт, гаралтын дохиог үржүүлж, бүрэлдэхүүн хэсгийн нөгөө талын оролт, гаралтын дохиог олдог. Үндсэндээ тархалтын матриц нь элементийн доторх тусгалыг агуулдаг. Тархалтын матриц нь хэмжээс бүрт дамжуулах матрицаас ихэвчлэн хоёр дахин том байдаг. Дүгнэж хэлэхэд, 3D EM-ээс дамжуулалт/тарааалтын матрицын симуляци хүртэлх загварчлалын давхарга бүр хурд, нарийвчлалын хоорондын зөрүүг харуулдаг бөгөөд дизайнерууд дизайны баталгаажуулалтын үйл явцыг оновчтой болгохын тулд өөрсдийн хэрэгцээнд тохирсон загварчлалын түвшинг сонгодог.

Гэсэн хэдий ч тодорхой элементүүдийн цахилгаан соронзон симуляцид найдаж, PIC-ийг бүхэлд нь дуурайлган тараах/дамжуулах матрицыг ашиглах нь урсгалын хавтангийн өмнө бүрэн зөв дизайн хийх баталгаа болохгүй. Жишээлбэл, буруу тооцоолсон замын урт, өндөр эрэмбийн горимыг үр дүнтэй дарж чадахгүй олон горимын долгион хөтлүүр, эсвэл бие биендээ хэт ойрхон байгаа хоёр долгион хөтлүүр нь холболтын гэнэтийн асуудалд хүргэж, симуляцийн явцад илрэхгүй байх магадлалтай. Иймээс, дэвшилтэт загварчлалын хэрэгслүүд нь дизайныг баталгаажуулах хүчирхэг чадавхийг хангадаг ч дизайны нарийвчлал, найдвартай байдлыг хангах, дизайны эрсдэлийг бууруулахын тулд дизайнераас өндөр сонор сэрэмж, нямбай хяналт, практик туршлага, техникийн мэдлэгтэй хослуулах шаардлагатай хэвээр байна. урсгалын хуудас.

Sparse FDTD гэж нэрлэгддэг техник нь дизайныг баталгаажуулахын тулд 3D болон 2D FDTD симуляцийг бүрэн PIC загвар дээр шууд гүйцэтгэх боломжийг олгодог. Ямар ч цахилгаан соронзон симуляцийн хэрэгсэлд маш том хэмжээний PIC-ийг дуурайхад хэцүү байдаг ч сийрэг FDTD нь нэлээд том орон нутгийн талбайг дуурайж чаддаг. Уламжлалт 3D FDTD-д симуляци нь цахилгаан соронзон орны зургаан бүрэлдэхүүн хэсгийг тодорхой хэмжигдсэн эзэлхүүний хүрээнд эхлүүлэх замаар эхэлдэг. Цаг хугацаа өнгөрөх тусам эзэлхүүн дэх шинэ талбайн бүрэлдэхүүнийг тооцоолно гэх мэт. Алхам бүр нь маш их тооцоо шаарддаг тул удаан хугацаа шаарддаг. Сийрэг 3D FDTD-д эзлэхүүний цэг бүрийн алхам бүр дээр тооцоолохын оронд онолын хувьд дур зоргоороо их хэмжээний эзэлхүүнтэй тохирч болох талбарын бүрэлдэхүүн хэсгүүдийн жагсаалтыг хөтөлдөг бөгөөд зөвхөн тэдгээр бүрэлдэхүүн хэсгүүдэд тооцоолно. Цагийн алхам бүрт хээрийн бүрэлдэхүүн хэсгүүдийн зэргэлдээ цэгүүдийг нэмж, тодорхой чадлын босгоос доогуур талбайн бүрэлдэхүүн хэсгүүдийг хасдаг. Зарим бүтцийн хувьд энэ тооцоо нь уламжлалт 3D FDTD-ээс хэд хэдэн удаа илүү хурдан байж болно. Гэсэн хэдий ч, сийрэг FDTDS нь тархсан бүтэцтэй ажиллахад сайн ажиллахгүй, учир нь энэ хугацааны талбар хэт их тархаж, жагсаалтууд хэтэрхий урт бөгөөд удирдахад хэцүү байдаг. Зураг 1 нь туйлшралын цацраг задлагч (PBS) -тэй төстэй 3D FDTD симуляцийн жишээ дэлгэцийн агшинг харуулж байна.

Зураг 1: 3D сийрэг FDTD-ийн симуляцийн үр дүн. (A) нь чиглүүлэгч холбогч болох дуурайлган хийж буй бүтцийн дээд харагдах байдал юм. (B) Бараг TE өдөөлтийг ашиглан симуляцийн дэлгэцийн агшинг харуулав. Дээрх хоёр диаграмм нь бараг TE ба бараг TM дохионы дээд хэсгийг, доорх хоёр диаграммд харгалзах хөндлөн огтлолын дүрсийг харуулав. (C) Квази-TM өдөөлтийг ашиглан симуляцийн дэлгэцийн агшинг харуулав.